Realization of Parallel of AES Algorithm Based on FPGA
-
摘要: 讨论了AES算法的并行特性,提出在明文分组和密钥分组都是128位的情况下,采用内部流水结构和并行密钥处理策略,在现场可编程门阵列上的一种并行的快速ASIC实现方案,并对整个系统的关键性能指标进行了讨论.
-

计量
- 文章访问数: 930
- HTML全文浏览量: 270
- PDF下载量: 6
- 被引次数: 0
引用本文: | 佟玉伟, 陆浪如, 李明, 柯善学. 基于FPGA先进加密算法(AES)的并行实现[J]. 交通信息与安全, 2002, 20(6): 20-22. doi: 10.3963/j.issn.1674-4861.2002.06.007 |
Citation: | Realization of Parallel of AES Algorithm Based on FPGA[J]. Journal of Transport Information and Safety, 2002, 20(6): 20-22. doi: 10.3963/j.issn.1674-4861.2002.06.007 |